PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-049268

(43)Date of publication of application: 11.03.1986

(51)Int.Cl.

G06F 15/16

G06F 13/18

(21)Application number: 59-169922

(71)Applicant: MITSUBISHI ELECTRIC CORP


(22)Date of filing: 16.08.1984 (72)Inventor: KIMURA MASAO

(54) SHARED MEMORY ACCESS SYSTEM

(57)Abstract:

PURPOSE: To process contention of an access of a shared memory for respective processors of a multiprocessor system with an simple device by installing a function part which controls a clock of a processor to a control device.

CONSTITUTION: A control device 4 exists between processors 1 and 2 and a shared memory 3. The control device 4 has a selecting circuit 7, a contention processing circuit 6 and a gate circuit 8. For an access request to a shared memory 3 outputted simultaneously from the processors 1 and 2, the processor setting priority is connected through the selecting circuit 7 to the shared memory 3, and in a clock signal supplied from an external clock oscillator 5 through the gate circuit 8 to the processors 1 and 2, supplying of a clock signal to the processor to which priority is not set is stopped.



⑲ 日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

昭61-49268

@Int_Cl_4

識別記号

政

庁内整理番号

匈公開 昭和61年(1986)3月11日

G 06 F 15/16 13/18 F-6619-5B 7165-5B

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 共用メモリアクセス方式

②特 願 昭59-169922

雄

郊出 願 昭59(1984)8月16日

砂発 明 者 木・村

鎌倉市上町屋325番地 三菱電機株式会社計算機製作所内

願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 骨我 道照 外3名

明 細 苷

/ 発明の名称

⑪出

共用メモリアクセス方式

2 特許請求の範囲

3 発明の詳細な説明

(発明の技術分野)

この発明は、共用メモリとそれをアクセス制御するマルチプロセッサとの間に置かれた制御装置による共用メモリアクセス方式に関するものである。

〔従来技術〕

従来、マルチブロセッサシステムのためのメモリアクセス方式としては、個々のブロセッサとメモリ、制御装置との間で、アクセス要求およびアクセス応答という 2 個の制御信号を用いて相互の動作を確認し合う、いわゆるハンドンエイク方式によるものが知られている。ことで、従来のこの極の共用メモリアクセス方式を第 1 図に基づいて説明する。第 1 図はこの従来方式においてブロセッサ、メモリ等の接続関係を示すにいてブロセッサ、メモリ等の接続関係を示す説明するためのタイミングチャート図である。

これらの第 / 図および第 2 図において、 (/) は # / ブロセッサ、 (2) は # 2 ブロセッサ、 (3) は これらの# / . # 2 ブロセッサ (/) .(2) からアク セスされる共用メモリ、 (4) はこれらの#/ . # 2

ブロセッサ (1),(2) からのアクセス要求の競合を 制御する制御装置、(s)はクロック発振器、(b) はアクセス要求の優先権を決定する疑合処理回路、 (1) はメモリバスを選択,接続する選択回路であ り、これらの競合処理回路(4)および選択回路(7) によつて前記制御回路(4)が構成される。また、 R / . R 2は# / . # 4 プロセッサ (1).(2) がそ れぞれに発するアクセス要求,AI,AIは側御 **装盤(4)が#1,#2プロセッサ(1).(2)のそれ** ぞれに対して発するアクセス応答、MB,MB1,MB1 はアドレス、データなどが転送されるメモリパス で、MBを共用メモリバス、MB/ .MB1 をそれぞ れ#1,#2プロセッサ(1).(2)に対する個別メ モリパスと呼ぶ。BSは共用メモリバス(MB)の 使用権を得るプロセッサを示すバス選択信号、 CC/,CC1,CC3,CC4 は、#/,#17ロセッサ (1).(2)のいずれかの / クロック周期であり、メ モリアクセスに関するものである。

次に動作について説明する。#/,#2プロセッサ(/).(2)はクロック発振器(5)から供給され

(2)から同時にアクセス要求を受けたとき、選択回路(7)とともに個別メモリバスMB/、MB2を照番に共用メモリバスMB/に投続する機能を果たすの場ではなけるCCJ、CC4はこのときのクロックのとここではサイブロセッサロッに優先権があるものとされている。最初のクロック周別CCJでは、で対して前記と同様の方法でアクセス処理を行となったアクセス要求に対する処理が完了を作なされる。そして、前に処理が完了後に次続するクロック周期CC4において同様にアクセス処理を行う。

複数個のプロセッサによる同一メモリのアクセスの競合を許すようなマルチプロセッサシステムでは、このように競合状態によりメモリのアクセスタイムが異なるため、プロセッサは、アクセス要求を発した後でアクセス厄答をセンスしている必要がある。

このようなアクセス応答のセンスをすることを

るクロックCRに同期して動作している。今、# / ブロセッサ (/) が共用 メ モリ (タ) に 記憶されて いるデータを処理するために、クロツク周期 CC/ でアクセス要求Rノを発したとする。Rノを受け た制御装置(4)は、パス選択信号BSを#/ブロ セッサ (1) のメモリパス MB1 を選択するレベルに 設定する。これにより、 MB/ は共通メモリパスMB に接続され、# / プロセッサ(/) と共用メモリ(3) との間のアクセスが可能になる。同時に、制御袋 蹬 (4) はアクセス応答 A / を# / ブロセツサ (1) に送り、アクセスが可能であることを知らせる。 一方、アクセス要求R/を発した#/プロセッサ (1) は、制御装置(4) からのアクセス応答A/を 待ち、このA/を受けた後にメモリバス MB/上の データを取込み、アクセス要求RIをオフにする。 # 1 ブロセッサ (1) からのアクセスも、対応する アクセス要求およびアクセス応答R2、A2によ り、クロック周期 CC1 において示されるようにし て同様に行われる。

競合処理回路(4)は、#/,#ュブロセッサ(/),

〔発明の概要〕

この発明は、上記のような従来のメモリアクセス方式の欠点を除去するためになされたもので、 制御装置にプロセッサのクロックを制御する機能 部を備えることにより、これまでプロセッサが行 つていたアクセス応答のセンス処理を不要とし、 プロセッサによる共用メモリのアクセスを簡単な やり方で突現することができるメモリアクセス方 式を提供することを目的としている。

[発明の実施例]

以下、この発明の実施例を第3図および第4図に基づいて説明する。第3図はこの発明の実施例に おいてメモリ、ブロセッサ等の接続関係を示す ブロック図であり、第4図はそのメモリアクセス 動作を説明するためのタイミングチャート図である。

これらの第 3 図および第 4 図において、(1) は # 1 ブロセッサ、(2) は # 2 ブロセッサ、(3) は これら井1,#2プロセッサ、(3) は これら井1,#2プロセッサ(1),(2) からアクセス可能な共用 メモリ、(4) はこの発明の実施例における制御装置、(5) はグロック発振器、(6) はアクセス要求の優先権を決定し、その優先順位に落づいて後述される B S. C G 1, C G 2 信号を生成する競合処理回路、(7) はメモリバスを選択、接続する巡択回路、(8) はクロック発振器(5) から受けたクロックのブロセッサへの送出を制御するゲート回路であり、これらの競合処理回路(6)、選択回路(7) および

ック発振器 (s) が供給するクロック C R と等価であり、ゲート回路 (s) を経由してそのままの波形で# / , # 2 ブロセッサ (/).(2) に送出されている。

今、#/プロセッサ(/)が共用メモリ(J)に記 倣されているデータを処理するため、クロツク周 期CC/においてアクセス要求R/を発したとする。 R / を受けた制御装置(4)は、パス選択信号 B 8 を# / プロセッサ (1) の個別メモリバス MB/ を退 択するレベルに設定する。これにより、#/ブロ セッサ (/) の個別メモリバス MB/ は共用メモリバ ス М В に 接 続 さ れ 、 # ノ ブ ロ セ ツ サ (/) と 共 用 メ モリ(3)との間のアクセスが可能となる。また、 競合処理回路 (6) は、ゲート回路 (8) へのクロッ クゲート信号 CG/ をゲートを開く通常状態に保持 し、次に受ける予定のクロック発振器(3)からの クロック C K も、引続き# / ブロセッサ (1) に送 り出せるレベルに保持する。一方、アクセス要求 R/を発した#/プロセッサ (1) は、R/を発し たクロック周期の終端、即ち次のクロックパルス

ゲート回路(8)によつて前記制御回路(4)が構成 される。また、R / , R 」は# / , # 』ブロセツ サ (1),(1) がそれぞれに発するアクセス要求、CK はクロック発振器から発するクロッグ、 CK1 . CK1 は 制御 装 僜 (4) が 井 ノ 、井 ュ ブ ロ セ ツ サ (1),(2) のそれぞれに対して発するクロック、 MB.MB1. MB1はアドレス、データなどが伝送されるメモリ バスで、MBを共用メモリパス、MB1.MB1をそれ ぞれ#/,#2プロセツサ(1)、(2)に対する個別 メモリバスと呼ぶ。BSは共用メモリバスMBの 使用権を得るプロセッサを示すバス選択個号、 CO/ , CO2 はそれぞれ、# / , # 1 ブロセッサ(/), (4) に対するクロックの送出を制御するクロック ゲート 信号、 CC/,CC1,CC3,CC4 は # / . # 4 プロ セッサ (1).(2) のいずれかの 1 クロック周期であ り、メモリアクセスに関するものである。

次に動作について説明する。# / , # 2 ブロセッサ (/) . (2) はそれぞれ制御装置 (4) から供給されるクロック CK/.CK2 に同期して動作している。通常状態では、これらのクロック CK/.CK2 はクロ

の立上りで無条件にメモリバス MB/上のデータを 取込み、前記アクセス要求 R/をオフにする。

2 プロセッサ (2) からの単独のアクセスも、 対応するアクセス要求等 R 2 , B S , C K 2 , C G 2 によ り、クロック周期 CC 2 において示されるようにし て同様に行われる。

以上は、#/・#ュブロセッサ (1).(2) が別異のクロック周期においてアクセス要求を発したときの動作を説明したものである。 次いで、アクセス要求が同時に発せられたときの動作について説明する。

ある一連の処理を與行している# / ブロセッサ (/) と、これとは別の処理を與行している# * ブロセッサ (2) とが、偶然、同時にそれぞれのアクセス要求 R / 、R * を発したとする。第 * 図における CCJ はこのときのクロック周期である。顔合処理回路 (4) は双方のブロセッサ (/)・(2) からのアクセス要求 R / 、R * 2 を同時に受けるとそのいずれを優先するかを決定する。ここでは R / が優先されているものとする。 R / 、R * 2 を同時に受

けた競合処理回路(6)はRIに優先権を与え、選択回路(7)に対するパス選択信号BSを、#、モッサ (ノ)の個別メモリパス MBIを共用れたの間のような、#、エッサ (ノ)の個別メモッサ (ノ)と 要ける。これにの間のでは、#、エッサ (ノ)と ない ではから、#、カート 信号を、サート には でいっかい には でいっかい でしょり 優先権 をしたが でした ない のり では でいっかい には でいっかい にない とき にない とび とび とび とび とび とび になる。

/ ブロセッサ (1) はアクセス要求 R / を発した後、次に鋭くクロック CK/ を通常通りゲート回路 (8) から受けることができ、このクロック CK/ で無条件にアクセスデータを取込み、 R / をオフにする。これに対して、# 2 ブロセッサ (2) は、

セス要求 R 1 を オフにする。こ 2 で、クロック 周期 CCJ と CC 4 とは、 # 1 ブロセッサ (2) の 側から みれば、 時間的に倍増された単一のクロック 周期 と 等価なものであり、 アクセス要求 R 1 を 単独に 処理するクロック 周期 CC 2 の場合との間に 格別な 途いはない。

以上の説明で重要なことは、各々のプロセッサはメモリへのアクセス要求を発したクロック周期内に所竄のアクセスデータを得ていることであり、従来のこの極の方式とは異なり、アクセス応答をセンスしている必要がなく、共用メモリ(3)を、ノクロック周期にノ回のアクセスができるプロセッサ専用メモリであるかの如くに扱うことができることである。

メモリアクセスをマイクロブログラムで制御するようにされたブロセッサにとつては、このことは、アクセス応答を条件とする条件分岐のマイクロ命令が不要となり、アクセス要求を発するマイクロ命令の次にアクセスデータを処理するマイクロ命令を直結させるようなマイクロブログラムを

これとは異なり、アクセス要求R1を発した後、 次に続くクロック CK1を受けることができないた め、#1プロセッサ(1)の状態は変化せず、R1 はオンの状態に留まる。

1 ブロセッサ (2) は、アクセス要求 R 1 を発 した後で始めて受けるこの再開クロック CK2 によ り、無条件にアクセスデータを取込み、前記アク

組むことができることを意味する。したがつて、各々のブロセッサは、従来備えていたアクセス応答を条件とする条件分岐のための回島およびそのためのマイクロ命令を、ブロセッサを構成するハードウエア及びマイクロブログラムから取除くことができる。

なお、上記実施例では、プロセツサが2台の構成のものを示したが、これに限らず、プロセツサが1台以上であつてもよい。

(発明の効果)

以上のように、この発明によればマルチブロセッサシステムの各々のブロセッサに対する共用メモリのアクセスの競合を、簡単な構造の制御装置で処理できるようにしたので、マルチブロセッサシステムを安価なものにできる効果がある。

4 図面の簡単な説明

第 / 図は従来の共用メモリアクセス方式のブロセッサ、メモリ等の接続関係を示すプロック図、第 2 図は従来方式のメモリアクセス動作のタイミングチャート図、第 3 図はこの発明の実施例によ


る共用メモリアクセス方式のプロセッサ、メモリ 等の接続関係を示すプロック図、第 4 図はこの発 明の実施例方式のメモリアクセス動作のタイミン グチャート図である。

(1),(2)・・# / , # 2 プロセッサ、(3)・・共用メモリ、(4)・・制御装置、(5)・・クロック発振器、(6)・・競合処理回路、(7)・・選択回路、(8)・・ゲート回路、R / , R 2・・アクセス要求、A / , A 2・・アクセス応答、MB・・共用メモリバス、MB/, MB2・・個別メモリバス、BS・・バス選択信号、CG/, CG2・・クロックゲート信号、CK, CK/, CK2・・クロック、CC/, CC2, CC3, CC4・・メモリアクセスに関するクロック周期。


なお、図中、同一符号は同一、又は相当部分を 示す。

代理人 曾 我 道 照際電


第1図



第2図



第3図



第4図

